MIT Tech Review: キャッシュ・サイド・チャネル攻撃を防ぐ技術、NTTなど開発

フラッシュ2023年8月5日

コンピューティング
キャッシュ・サイド・チャネル攻撃を防ぐ技術、NTTなど開発
by MITテクノロジーレビュー編集部 [MIT Technology Review Japan]

日本電信電話（NTT）、東北大学、ドイツ・ルール大学ボーフムの研究グループは、マイクロプロセッサーが搭載するキャッシュ・メモリーから情報を盗み出そうとする「キャッシュ・サイド・チャネル攻撃」を防ぐ技術を開発した。

現代のマイクロプロセッサはキャッシュ・メモリーを内蔵し、メモリーから読み出したデータをキャッシュ・メモリに配置することで、次回以降のデータ参照にかかる時間を短縮している。しかし、キャッシュ・メモリー上のデータへのアクセスにかかる時間の変化を利用するキャッシュ・サイド・チャネル攻撃を受けると、データが漏えいしてしまう。2018年に発覚した「Spectre」や「Meltdown」は、キャッシュ・サイド・チャネル攻撃を利用する脆弱性だ。

キャッシュ・サイド・チャネル攻撃への対抗手段として、キャッシュ・インデックス（キャッシュ・メモリのアドレス）をランダム化することが有効と考えられており、これまでにいくつかの方式が考案されているが、脆弱性が見つかっている。また、ランダム化に時間がかかると、コンピューターの処理性能が低下してしまうため、どの程度複雑な方式がキャッシュ・インデックスのランダム化に適しているのかがはっきりしていなかった。

今回の研究では、キャッシュ・インデックスをランダム化したときに攻撃者ができることを調べ上げ、攻撃を防ぎながら、処理になるべく時間がかからないランダム化の方式を探索した。その結果、調整可能ブロック暗号を利用し、調整値t1で暗号化した後に、調整値t2で復号化するランダム関数SCARF（Secure CAche Ransomization Function）を考案した。SCARFでは設計を工夫することで、処理にかかる時間を既存の低遅延ブロック暗号に比べて半分程度に抑えた。

研究成果は8月9〜11日に開催されるUSENIXセキュリティ会議 2023（USENIX Security Symposium '23）で発表される。今回の研究で考案したSCARFは、現存する多くのマイクロプロセッサのアーキテクチャに適合するが、一部適合しないアーキテクチャも残っている。今後は対応アーキテクチャを広げていくために、SCARFの構造の一般化が期待されているという。

（笹田）
人気の記事ランキング